Verilog, được tiêu chuẩn hóa thành IEEE 1364, là ngôn ngữ mô tả phần cứng (hardware description language, viết tắt: HDL) được sử dụng để mô hình hóa các hệ thống điện tử. Nó được sử dụng phổ biến nhất trong thiết kế và xác minh các mạch kỹ thuật số ở trừu tượng mức chuyển thanh ghi. Nó cũng được sử dụng trong việc xác minh các mạch tương tự và mạch tín hiệu hỗn hợp, cũng như trong thiết kế các mạch di truyền. Vào năm 2009, tiêu chuẩn Verilog (IEEE 1364-2005) đã được hợp nhất vào tiêu chuẩn SystemVerilog, tạo ra tiêu chuẩn IEEE 1800-2009. Kể từ đó, Verilog chính thức là một phần của ngôn ngữ SystemVerilog. Phiên bản hiện tại là tiêu chuẩn IEEE 1800-2017.
Tổng quan
Ví dụ
Một ví dụ đơn giản về hai flip-flop sau:
Phần mềm mô phỏng
Để biết thông tin về trình giả lập Verilog, hãy xem danh sách trình giả lập Verilog.
👁️
4 | 🔗 | 💖 | ✨ | 🌍 | ⌚
**Verilog**, được tiêu chuẩn hóa thành **IEEE 1364**, là ngôn ngữ mô tả phần cứng (hardware description language, viết tắt: HDL) được sử dụng để mô hình hóa các hệ thống điện tử. Nó được
**RISC-V** (phát âm là "risk-five") là một kiến trúc tập lệnh (ISA) mã nguồn mở dựa trên kiến trúc tập lệnh _máy tính với tập lệnh đơn giản hóa_ (RISC). Dự án bắt đầu từ
nhỏ|Một vi xử lý [[Sun Microsystems|Sun UltraSPARC II (1997)]] **SPARC** (**Scalable Processor Architecture**) là một kiến trúc tập lệnh (ISA) RISC ban đầu được phát triển bởi Sun Microsystems và Fujitsu. Thiết kế của nó
thumb|right|Các chip Mạch tích hợp cho ứng dụng cụ thể (ASIC). **ASIC** (phát âm: ay-sik), viết tắt của _application-specific integrated circuit_ trong tiếng Anh, là một thuật ngữ chỉ các vi mạch tích hợp chuyên
Trong kỹ thuật phần mềm, các thuật ngữ **front-end** (đầu trước) và **back-end** (đầu sau) đề cập đến sự tách biệt các mối quan tâm giữa tầng trình diễn (giao diện người dùng) và tầng
**ARM** (được viết cách điệu là **arm**, trước đây là từ viết tắt của **Advanced RISC Machine**, ban đầu là **Acorn RISC Machine**) là một họ kiến trúc dạng RISC cho các vi xử lý
small|right|thumb|Spartan XC3S400 của hãng [[Xilinx, có 400.000 cổng và tần số 50MHz-80Mhz]] small|right|thumb|Dòng FPGA Stratix của hãng [[Altera]] **Field-programmable gate array** (FPGA) là một loại _mạch tích hợp cỡ lớn_ dùng cấu trúc mảng phần
Mục đích của **danh sách các ngôn ngữ lập trình** này là bao gồm tất cả các ngôn ngữ lập trình hiện tại đáng chú ý, được sử dụng hiện tại và những ngôn ngữ
[[Siêu máy tính song song hàng loạt Blue Gene/P của IBM]] **Tính toán song song** (tiếng Anh: _Parallel computing_), là một hình thức tính toán trong đó nhiều phép tính và tiến trình được thực
Trong điện toán, **lập trình phản ứng** (tiếng Anh: **reactive programming**) là một mẫu hình lập trình khai báo liên quan đến các luồng dữ liệu và lan truyền của sự thay đổi. Với mẫu
thumb|Hình ảnh board mạch Open Graphics Development **Open Graphics Project **(OGP) được thành lập với mục tiêu thiết kế một phần cứng nguồn mở / kiến trúc mở và tiêu chuẩn cho các card đồ